2021年刻蝕設(shè)備行業(yè)市場運行格局及投資戰(zhàn)略研究可行性

?

①刻蝕工藝簡介：刻蝕是指通過溶液、離子等方式剝離移除如硅、金屬材料、介質(zhì)材料等晶圓表面材料，從而達(dá)到集成電路芯片結(jié)構(gòu)設(shè)計要求的一種工藝流程。刻蝕是集成電路制造流程中通過光刻技術(shù)定義電路圖形的重要工藝步驟，須滿足刻蝕速率、刻蝕剖面形貌、刻蝕關(guān)鍵尺寸偏差、刻蝕工藝對不同材料的選擇比、均勻性、刻蝕工藝后晶圓表面殘留物和顆粒污染、刻蝕工藝中等離子體誘導(dǎo)損傷等多項參數(shù)指標(biāo)方能實現(xiàn)光刻工藝中掩模圖形的復(fù)制。

集成電路前道芯片制造工藝刻蝕流程分析

?

從整體工藝來看，刻蝕可分為圖形化刻蝕和整面全區(qū)刻蝕兩類：圖形化刻蝕可將指定區(qū)域的材料進(jìn)行去除，通常和光刻技術(shù)連接運用，如將光刻圖形轉(zhuǎn)移至襯底薄膜；整面全區(qū)刻蝕工藝去除在晶圓全表面暴露的薄膜材料，在集成電路工藝流程中一般不和光刻技術(shù)連接運用。

從刻蝕的對象材質(zhì)來看，刻蝕可分為單晶硅刻蝕、多晶硅刻蝕、氧化物刻蝕、金屬刻蝕及介質(zhì)刻蝕等類別，下圖詳細(xì)展示了?CMOS?IC?芯片所運用的刻蝕工藝：

CMOS?IC?芯片所運用的刻蝕工藝分析

?

最后，從工藝技術(shù)來看，刻蝕又可分為濕法刻蝕（Wet?Etching）和干法刻蝕（Dry?Etching）兩類。濕法刻蝕是利用合適的化學(xué)溶劑將未被光刻膠保護(hù)的晶圓表面材料部分分解，然后形成可溶性的化合物以達(dá)到去除的目的，可通過化學(xué)溶劑的選取、配比、溫度等變量的控制來達(dá)成合適的刻蝕速率和良好的刻蝕選擇比，整體來看具有成本低、效率高、重復(fù)性好等特點，曾在?20?世紀(jì)?80?年代前廣泛使用。80?年代之后，隨著集成電路工藝制程的逐漸升級以及芯片結(jié)構(gòu)尺寸的不斷縮進(jìn)，濕法刻蝕在線寬控制、刻蝕方向性方面的局限性逐漸顯現(xiàn)，并逐漸被干法刻蝕取代，目前僅用于特殊材料層的去除和殘留物的清洗。

干法刻蝕則是運用等離子體產(chǎn)生帶電離子以及具有高濃度化學(xué)活性的中性原子和自由基，通過這些粒子與晶圓產(chǎn)生物理和化學(xué)反應(yīng)，從而將光刻圖形轉(zhuǎn)移到晶圓上。相比濕法刻蝕，干法刻蝕精確度、潔凈度更高，因此隨著芯片技術(shù)進(jìn)入納米階段，干法刻蝕逐漸成為主流，但設(shè)備復(fù)雜度和成本也較高。

濕法刻蝕與干法刻蝕工藝比較

?

干法刻蝕設(shè)備等離子體源主要采用兩種設(shè)計原理：電容耦合（capacitively-coupled?plasma,?CCP）和電感耦合（inductively-coupled?plasma?,ICP）。其中，電容耦合等離子體為最早用于等離子刻蝕的工藝，其通過兩個電極和等離子體構(gòu)成一個等效電容器，進(jìn)行放電并驅(qū)動等離子體轟擊晶圓，最終達(dá)成刻蝕效果，但電容耦合等離子體在驅(qū)動放電電源頻率相近時，會產(chǎn)生較強(qiáng)的非線性相互作用，影響等離子體的均勻性，從而降低刻蝕效果。電感耦合等離子體通過電流線圈纏繞充滿氣體的、以石英或陶瓷等材料為腔體的反應(yīng)器，放電驅(qū)動等離子體產(chǎn)生；相較電容耦合等離子體，電感耦合等離子體具有工作氣壓低、產(chǎn)生等離子體密度高、不需要引入外部磁場等優(yōu)勢，因此近年來被廣泛運用于半導(dǎo)體刻蝕工藝。

電感耦合等離子體產(chǎn)生及反應(yīng)腔示意圖

?

②刻蝕設(shè)備工藝及行業(yè)發(fā)展趨勢：隨著集成電路行業(yè)的不斷發(fā)展，集成電路制造產(chǎn)業(yè)對于刻蝕工藝的復(fù)雜度要求不斷上升，刻蝕技術(shù)也在不斷地演進(jìn)：主要運用設(shè)備已從只能進(jìn)行有限控制的圓筒式刻蝕機(jī)，發(fā)展至集成刻蝕參數(shù)控制軟件的現(xiàn)代等離子體刻蝕機(jī)。

集成電路關(guān)鍵尺寸持續(xù)縮小與三維結(jié)構(gòu)升級將大幅提升刻蝕工藝步驟，根據(jù)統(tǒng)計數(shù)據(jù)，20?納米制程工藝涉及的刻蝕步驟約為?50?步，而發(fā)展至?10?納米、7?納米先進(jìn)制程所需的刻蝕步驟則超過?100?步。更復(fù)雜的刻蝕工藝和步驟數(shù)量使得集成電路制造企業(yè)對于刻蝕設(shè)備的數(shù)量、質(zhì)量要求不斷增加。

中金企信國際咨詢公布的《2022-2028年中國刻蝕設(shè)備專項調(diào)研及投資戰(zhàn)略預(yù)測可行性咨詢報告》

不同制程中刻蝕工藝的步驟數(shù)示意圖

?

刻蝕設(shè)備在集成電路制造中占據(jù)重要地位，并已成為市場規(guī)模比重最高的細(xì)分領(lǐng)域之一。當(dāng)前，全球集成電路制造刻蝕設(shè)備市場基本由干法刻蝕設(shè)備構(gòu)成，具體可分為介質(zhì)刻蝕設(shè)備（Dielectric?Etch）及導(dǎo)體刻蝕設(shè)備（Conductor?Etch）。

根據(jù)中金企信統(tǒng)計數(shù)據(jù)，2020?年，全球集成電路制造干法刻蝕設(shè)備市場規(guī)模預(yù)計將回升至?136.89?億美元，同比增長?25.36%，在全球集成電路制造設(shè)備市場的規(guī)模占比達(dá)?21.10%；2025?年，全球集成電路制造干法刻蝕設(shè)備市場規(guī)模預(yù)計將增長至?181.85?億美元，年復(fù)合增長率約為?5.84%。

2019-2025年全球集成電路制造刻蝕設(shè)備市場規(guī)模分析

?

數(shù)據(jù)統(tǒng)計：中金企信國際咨詢